【プログラム】

　生成AIの登場により情報処理量は爆発的に増大し、演算性能・帯域幅・消費電力の最適化を同時に実現する半導体パッケージ技術の重要性が高まっている。
　本講演では、AI時代を背景にSoCからSo-ICへの転換が進む中、システムインテグレーションを支える実装技術の変遷と現状を俯瞰する。
　まず、Fan-Out、Embedded、2.1D～3.5Dといった新しい実装技術の潮流を整理し、各社の最新動向を比較しながら、AI時代が求める高密度・高信頼な接続技術の方向性を示す。
　さらに、チップレットによるマルチダイ・ソリューションを取り上げ、Intel、TSMC、Samsung、Rapidus、NVIDIA、AMDなどの事例を通じて、パッケージ設計・実装・量産化の課題を具体的に検討する。
　特に、ダイ間接続を担うインターポーザ技術については、シリコンからRDLインターポーザ、そしてガラス基板へと検討が進む現状を、材料・構造・実装の観点から紹介する。
　また、PLP（Panel Level Package）やガラス基板技術の実用化動向を踏まえ、AI/HPC用途に求められる次世代パッケージの方向性を展望する。
　最後に、More MooreとMore than Mooreの融合が進む実装技術の将来像と、産業界における技術革新の可能性を考察する。

【章立て】

１, 背景
　1-1, 生成AIの進化と「自律型AI」への展開（エージェントAI／フィジカルAI）
　1-2, 情報処理量の爆発的増大とパッケージ技術に求められる最適化
　1-3, More Moore か More than Moore か、SoC か So-IC か
２, エレクトロニクス業界の現状
　2-1, 実装技術の変遷と現状
　2-2, System Integration とは
　2-3, 業界の現状、水平分業化の加速
３, 新しい実装技術の潮流、現状と課題、各社の事例
　3-1, Fan-Out パッケージング（FOWLP）技術の特徴と応用
　3-2, Embedded 実装技術の取り組み事例
　3-3, 2.1D～3.5D 実装の位置づけ
　3-4, AI 時代が求める実装技術
４, チップレット技術の概要と意義
　4-1, チップレット（CHIPLET）とは何か
　4-2, ダイの小型化と分割による効果
　4-3, チップレットに期待される効果
５, 事例にみるマルチダイ・ソリューションの現状
　5-1, Intel：EMIB＋Foveros＝Co-EMIB、Intel のチップレット統合技術
　5-2, TSMC：3DFabric、前工程と後工程による System Integration の提案
　5-3, Samsung：I-Cube／X-Cube による Chiplet-Integration
　5-4, Rapidus：Rapidus が提案する Chiplet-Integration
　5-5, AMD：AMD が提案する Chiplet-Integration
　5-6, NVIDIA：CoWoS が牽引する HPC/AI 対応実装技術
　5-7, その他：Huawei、Baidu、Fujitsu などの動向
６, マルチダイ・ソリューション／チップレットの課題
　6-1, インターコネクションの現状と課題
　6-2, 配線・インターポーザにおける現状と課題
　6-3, 実用・量産段階における現状と課題
７, AI/HPC 時代が求めるパッケージング技術
　7-1, データセンター／HPC 向けパッケージの現状と課題
　7-2, インターポーザ技術の大型化対応、ポストシリコンはあるのか？
　7-3, ガラス基板の実用化動向と課題
　7-4, PLP（Panel Level Package）の現状と課題
８, まとめ・将来展望

【質疑応答】

【キーワード】
封止樹脂,半導体パッケージ,チップレット,低誘電正接,高熱伝導,評価,光電融合,セミナー


【習得できる知識】
　本セミナーでは、AI時代の到来に伴い急速に進化する半導体パッケージング技術の全体像を体系的に理解することができる。特に、チップレットやマルチダイ構成を支える中核技術であるインターポーザの最新動向を、材料・構造・実装の三つの視点から整理し、シリコンからガラス基板へと展開する次世代技術の方向性を明確に把握できる。

　また、Intel、TSMC、Samsung、Rapidus、AMDなど国内外の主要企業の実装事例を通じて、各社の戦略的アプローチや課題克服の手法を具体的に学ぶことができる。

　さらに、Fan-Out、Embedded、PLPといった関連技術との位置づけや相互関係を理解することで、自社の技術開発や研究テーマ設定、あるいは産学連携・サプライチェーン戦略の立案にも応用できる知見を得られる。AI/HPC時代における高密度実装の課題と将来像を俯瞰し、今後の技術開発・企画立案・人材育成に役立つ実践的な視座を獲得することを、本セミナーの成果となることを目指す。

【プログラム】

　ガラス基板は、その剛性や耐熱性、絶縁性などの利点により、Fan-outウエハ/パネルレベルパッケージングのキャリアとして、さらにはガラスコア基板など、半導体パッケージングプロセスへの活用が期待されている。
　一方、パッケージングプロセスにおいて不可避であるガラスとその他の材料間の接合において、熱膨張係数のミスマッチがある場合、反りや破壊等の不具合の要因となる。
　本講演では、ガラスの基本的特性に加えて、これらの不具合の低減のキーとなるガラスの熱膨張係数について解説する。

【章立て】

１, ガラスの基礎
　1-1, ガラスとは・ガラスの利点
　1-2, 典型的なガラスの種類
　1-3, 主なガラスの物性
２, 半導体パッケージングプロセスとガラス
　2-1, パッケージングプロセスに用いられるガラス
　2-2, パッケージ基板として用いられるガラス
３, ガラスの熱膨張係数
　3-1, ガラスの熱膨張の起源
　3-2, 様々な熱膨張係数のガラス
　3-3, 熱膨張係数を制御する因子① 組成
　3-4, 熱膨張係数を成業する因子② 熱履歴
４, 半導体パッケージングにおけるガラス熱膨張係数の重要性
　4-1, 反りの防止
　4-2, 破壊の抑制
５, まとめ

【質疑応答】

【キーワード】
封止樹脂,半導体パッケージ,チップレット,低誘電正接,高熱伝導,評価,光電融合,セミナー


【PRポイント】
近年、半導体パッケージ分野にて注目されているガラス材料について、ハンドリングや工程設計時に考慮すべき点(熱膨張係数・強度など)の評価法や、基板取扱い上の注意点について、基本的な知識を得ることができます。


【習得できる知識】
ガラス材料に関する基礎的知見
半導体パッケージング用ガラスの物性・特性と評価方法
ガラス材料取り扱い上の注意点

【プログラム】

　近年加速する演算性能要求を満たすため、AI半導体チップの大型化、チップレット化は大きなトレンドとなっている。これを搭載するAdvanced Packageでは配線密度の増加、基板サイズの大型化が進み、これに伴い微細配線プロセス、パネルレベルパッケージ（PLP）プロセスの開発が急速に進んでいる。
　今回、これらのプロセス課題への適応を目指してオーク製作所が開発・上市した２つの装置技術とその将来展望を紹介する。

【章立て】

１, 株式会社オーク製作所会社概要
２, 先端パッケージの技術トレンド
３, 先端パッケージの技術課題に対応した露光装置・加工装置の現状と展望
　3-1, PLPプロセスに最適で線幅≦1umパターンも形成できるダイレクト露光技術
　3-2, 多様な有機膜材料でφ5um以下の層間接続ビアを形成できるエキシマレーザー加工技術

【質疑応答】

【キーワード】
先端パッケージ、チップレット、PLP、マスクレス、ダイレクト露光、エキシマレーザー、アブレーション


【PRポイント】
先端パッケージにおける大型化やチップレット化のトレンドとその製造プロセスで必要とされるパターン形成上の課題、それに対応したオーク製作所の露光装置と加工装置の特徴と機能を紹介する。

【習得できる知識】
・先端半導体パッケージの技術動向とプロセス技術の課題
・ダイレクト露光機の露光原理と特徴
・エキシマレーザー加工機の加工原理と特徴